ビアミドルＳｉ貫通電極を用いた３次元実装技術の普及を後押し
ＪＳＴ（理事長 橋本 和仁）は、研究成果最適展開支援プログラム（Ａ-ＳＴＥＰ） ＮｅｘＴＥＰ-Ａタイプの開発課題「Ｓｉ貫通電極ウェーハ全自動研削装置」の開発結果を成功と認定しました。この開発課題は、産業技術総合研究所 先端半導体研究センター 渡辺 直也 主任研究員の研究成果を基に、ＪＳＴが支援し、平成２８年１０月から令和６年７月にかけて株式会社岡本工作機械製作所（本社：群馬県安中市、代表者：代表取締役社長 石井 常路）において実用化開発を進めていたものです。
本開発ではＳｉウェーハの裏面からＳｉ貫通電極を露出させるための研削加工を可能とする「Ｓｉ貫通電極ウェーハ全自動研削装置」を開発しました。この装置では、多くの気孔があり目詰まりしにくい研削砥石（といし）、ウェーハの厚み自動補正機能などにより、Ｓｉ貫通電極の長さのばらつきを極限まで小さくし、ＳｉとＣｕの安定的かつ精緻な同時研削を実現しました。また、研削加工後のウェーハをアルカリイオン水洗浄、無電解めっきおよびＳｉウエットエッチングにより処理することで、Ｓｉ上の残留Ｃｕを除去することにも成功しました。これにより、Ｓｉ貫通電極部分からのＣｕの溶け出しを防止しつつ、Ｓｉウェーハ上の残留Ｃｕを、一般的な金属濃度以下まで除去することができました。
本装置によって、Ｓｉ貫通電極形成プロセスが効率化されるとともに、ウェーハレベルでの直接積層（バンプを用いない積層）が可能になり、その結果、Ｓｉ貫通電極形成プロセスの低コスト化と歩留まりの向上が実現できると考えられます。今後はデバイスメーカーとの協業を通じて、さまざまなデバイスへの適用と半導体回路の高性能化が期待されます。
詳細はJSTのプレスリリースを確認ください。
https://www.jst.go.jp/pr/announce/20241029-2/index.html